화웨이 ‘기린 9050 프로’ 공개…미국 제재 뚫고 여기까지 왔다 [고든 정의 TECH+]

미국의 제재를 받는 중국 기업 중 하나인 화웨이는 역설적으로 중국 정보기술(IT) 자립의 시험대가 되고 있습니다. 스마트폰의 두뇌인 화웨이의 ‘기린(Kirin) 시스템 온 칩(SoC)’ 역시 그런 사례입니다. 화웨이가 개발한 기린 칩은 현재까지 애플 A 시리즈에 비하면 상당한 격차가 있는 게 사실입니다. 하지만 최근 공개한 ‘기린 9050’ 프로는 이 격차를 4년에서 3년으로 좁혔다는 평가를 받고 있습니다.

화웨이가 제재로 직면한 중요한 문제는 TSMC 같은 해외 파운드리를 사용할 수 없다는 것입니다. 따라서 프로세서 설계 능력과 무관하게 최신 미세 공정으로 프로세서를 제조할 수 없는 상황입니다. 현재 화웨이가 접근할 수 있는 중국 내 최신 미세 공정은 SMIC 같은 자국 내 파운드리의 ‘N+3’ 공정 노드입니다.


SMIC의 N+3 노드는 7㎚급 심자외선(DUV) 공정을 멀티 ‘패터닝 방식’(회로를 여러 번 새기는 것)과 설계 최적화 방식 등을 통해 성능을 높인 것으로 N+1, N+2 순으로 발전시켜 현재는 트랜지스터 밀도에서 제곱 밀리미터당 1억 1300만 개 정도로 TSMC의 5㎚급 공정에 근접한다는 평가를 받고 있습니다. 하지만 이것만으로 애플 A20 프로같이 2㎚ 공정을 적용한 최신 칩을 따라잡을 수 없기 때문에 화웨이는 ‘로직폴딩’이라는 새로운 해결책을 들고 나왔습니다.

로직폴딩은 두 개의 칩을 아래위로 붙여 하나의 칩처럼 만든 것으로 사실 개념 자체는 새로운 것이 아닙니다. AMD의 라이젠 중앙처리장치(CPU)에서 적용된 3D V 캐시 역시 CPU 로직 칩 위에 L3 캐시를 올리고 여러 개의 미세 통로로 연결해 하나의 칩처럼 사용할 수 있게 만들었습니다.

로직폴딩은 AMD의 3D V 캐시와 비슷하면서도 한 단계 더 나아가 로직 회로 자체를 위아래로 나눠 배치한 것이 특징입니다. 덕분에 신호 이동 거리가 짧아져 전력 소모와 발열이 줄고, 실효 트랜지스터 밀도는 제곱 밀리미터당 2억 3800만 개까지 올라갔다는 게 화웨이의 설명입니다.



기린 9050 프로는 미국의 제재 속에서 중국 IT 업계가 어떻게 활로를 모색하고 있는지 잘 보여주고 있지만, 동시에 약점도 보여주고 있습니다. 중국 내 극자외선(EUV) 장비 반입이 금지된 상태에서 SMIC는 DUV 멀티 패터닝과 여러 가지 다른 방법으로 밀도를 조금씩 올리고 있긴 하나 결국 이는 수율 감소와 비용 증가로 이어질 수밖에 없습니다.

여기에 로직폴딩 역시 제조 과정을 더 복잡하게 해 비용이 오를 수밖에 없는 구조입니다. 훨씬 비싼 장비인데도 주요 반도체 제조사들이 EUV 노광 장비를 굳이 들여오는 데는 그럴 만한 이유가 있는 것입니다. 여기에 제조 과정은 복잡한데 비해 그 결과물의 성능은 그렇게 우수한 편이 아닙니다.

화웨이는 기린 9050 프로의 비교 제품으로 구글의 G6를 택했는데, 중급형 프로세서를 골랐다는 점에서 성능이 그렇게 높지 않다는 점을 시인한 셈입니다. 애플의 A20 프로와 비교하면 싱글코어 성능은 절반 정도, 멀티코어 성능은 30% 낮은 것으로 보이며 3년 전 등장한 A17 프로와 비슷하거나 일부 앞서는 수준으로 평가받고 있습니다.

하지만 그럼에도 꾸준히 발전하고 있다는 점은 무시할 수 없습니다. 이번 성과도 과거 4년 차이를 3년으로 단축시켰다는 평가를 받고 있고 앞으로 이 차이가 1~2년으로 좁혀질 가능성도 충분하기 때문입니다. 다만 현재 화웨이가 계획하는 것처럼 로직폴딩을 3~4층으로 더 확장하는 방식이나 SMIC의 N+4, N+5 노드 모두 제조 과정을 복잡하게 할 가능성이 있어 성능과 비용의 두 마리 토끼를 어떻게 잡느냐가 관건이 될 것으로 보입니다.

고든 정 과학 칼럼니스트 jjy0501@naver.com